## (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

## (11)特許出願公開番号

# 特開平9-148922

(43)公開日 平成9年(1997)6月6日

(51) Int.Cl.6		識別記号	庁内整理番号	FΙ			技術表示箇所
H03L	7/087			H03L	7/08	P	
H04L	7/033			H04L	7/02	В	

#### 審査請求 未請求 請求項の数23 OL (全 29 頁)

		審査請求	未請求 請求項の数23 〇L (全 29 貝)		
(21)出顯番号	特顧平7-300152	(71) 出願人	000005223 富士通株式会社		
(22)出顧日	平成7年(1995)11月17日		神奈川県川崎市中原区上小田中4丁目1番 1号		
		(72)発明者	丸山 一郎 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内		
		(74)代理人	弁理士 井島 藤治 (外1名)		


### (54) 【発明の名称】 高速同期型水晶発振回路

## (57)【要約】

【課題】 本発明は高速同期型水晶発振回路に関し、高速引き込みを行なうことができる高速同期型水晶発振器を提供することを目的としている。

【解決手段】 水晶発振器と電圧制御発振器を含む第1のPLL回路と、該第1のPLL回路と接続され、バースト信号及び引き込み制御信号を受けて、前記第1のPLL回路に基準電圧信号を与える第2のPLL回路よりなり、前記第1のPLL回路の電圧制御発振器の周波数を水晶発振器に同期させると共に、外部から入力されるバースト信号に対して第2のPLL回路により位相を高速に同期し保持するように構成する。

## 本発明の原理プロック図



### 【特許請求の範囲】

【請求項1】 水晶発振器と電圧制御発振器を含む第1 のPLL回路と、

1

該第1のPLL回路と接続され、バースト信号及び引き 込み制御信号を受けて、前記第1のPLL回路に基準電 圧信号を与える第2のPLL回路よりなり、

前記第1のPLL回路の電圧制御発振器の周波数を水晶 発振器に同期させると共に、外部から入力されるバース ト信号に対して第2のPLL回路により位相を高速に同 期し保持するように構成された高速同期型水晶発振回 路。

【請求項2】 前記第1のPLL回路は、

水晶発振器と、

該水晶発振器の出力と電圧制御発振器の出力との位相比 較を行なう第1の位相比較器と、

該第1の位相比較器の出力を平滑化する第1のループフ ィルタと、

該第1のループフィルタの出力と、前記第2のPLL回 路からの基準電圧信号を受ける電圧加算器と、

該電圧加算器の出力に応じた周波数信号を出力する電圧 20 制御発振器と、

該電圧制御発振器の出力を分周して前記第1の比較器の 一方の入力に与える分周器とにより構成され、

前記第2のPLL回路は、

前記水晶発振器の出力をその一方の入力に受け、前記バ ースト信号を他方の入力に受ける第2の位相比較器と、 該第2の位相比較器の出力を平滑化する第2のループフ ィルタと、

該第2のループフィルタ出力を引き込み制御信号により サンプリングするサンプルホールド回路とにより構成さ れることを特徴とする請求項1記載の高速同期型水晶発 振回路。

【請求項3】 前記第1及び第2の位相比較器はSRフ リップフロップにより構成され、

前記第1及び第2のループフィルタはCRローパスフィ ルタにより構成され、

前記電圧加算器はオペアンプにより構成され、

前記サンプルホールド回路はオペアンプとアナログスイ ッチとコンデンサを含んで構成されることを特徴とする 請求項2記載の高速同期型水晶発振回路。

【請求項4】 前記引き込み制御信号を、バースト信号 を分周する回路を用いて、バースト信号の入力と同時に 立ち上がるように作成することを特徴とする請求項2記 載の高速同期型水晶発振回路。

【請求項5】 前記引き込み制御信号を、バースト信号 を分周する回路を用いて、バースト信号の入力待ち受け 時より立ち上がるように作成することを特徴とする請求 項2記載の高速同期型水晶発振回路。

【請求項6】 前記電圧加算器にオペアンプと抵抗によ る加算増幅器を用いるものにおいて、オペアンプの正入 50 出力を、第2の入力に第2のPLL回路の制御出力を接

力に入力する基準電圧を可変する構成としたことを特徴 とする請求項2記載の高速同期型水晶発振回路。

【請求項7】 前記第1のPLL回路は、

水晶発振器と、

該水晶発振器の出力と電圧制御発振器の出力との位相比 較を行なう第1の位相比較器と、

該第1の位相比較器の出力を平滑化する第1のループフ ィルタと、

該第1のループフィルタの出力と、前記第2のPLL回 路からの基準電圧信号を受ける電圧加算器と、

該電圧加算器の出力に応じた周波数信号を出力する電圧 制御発振器と、

該電圧制御発振器の出力を分周して前記第1の比較器の 一方の入力に与える分周器とにより構成され、

前記第2のPLL回路は、

前記電圧制御発振器の出力をその一方の入力に受け、前 記バースト信号を他方の入力に受ける第2の位相比較器 と、

該第2の位相比較器の出力を平滑化する第2のループフ ィルタと、

該第2のループフィルタ出力を第1の引き込み制御信号 によりサンプリングするサンプルホールド回路と、

その一方が該サンプルホールド回路の出力又は基準電圧 発生回路と接続され、他方が前記電圧加算器の一方の入 力に接続され、第2の引き込み制御信号により前記サン プルホールド回路又は基準電圧発生回路のいずれか一方 を選択するスイッチとにより構成されることを特徴とす る請求項1記載の高速同期型水晶発振回路。

【請求項8】 前記基準電圧を発生する回路として、抵 抗による分圧回路を用いたことを特徴とする請求項7記 載の高速同期型水晶発振回路。

【請求項9】 前記第1及び第2の引き込み制御信号 を、バースト信号を分周する回路を用いて、バースト信 号の入力と同時に立ち上がるように作成することを特徴 とする請求項2記載の高速同期型水晶発振回路。

【請求項10】 前記第1及び第2の引き込み制御信号 を、バースト信号を分周する回路を用いて、バースト信 号の入力待ち受け時より立ち上がるように作成すること を特徴とする請求項2記載の高速同期型水晶発振回路。

前記位相比較器を、 【請求項11】

第1の入力をそのクロック入力に受けるDタイプフリッ プフロップと、

第2の入力を受けて微分し、該Dタイプフリップフロッ プのクリア入力に与える微分回路とにより構成すること を特徴とする請求項2又は請求項7のいずれかに記載の 高速同期型水晶発振回路。

【請求項12】 前記電圧加算器を、オペアンプと抵抗 を用いた差動増幅器で構成し、

該差動増幅器の第1の入力に、第1のループフィルタの

10

続することを特徴とする請求項2又は請求項7のいずれかに記載の高速同期型水晶発振回路。

【請求項13】 前記電圧加算器を、第1の入力に第1のループフィルタの出力を抵抗を介して、第2の入力に第2のPLL回路の制御出力を抵抗を介して出力側で接続した構成とすることを特徴とする請求項2又は請求項7のいずれかに記載の高速同期型水晶発振回路。

【請求項14】 前記サンプルホールド回路を、

第2のループフィルタの出力を受けてディジタル信号に変換するA/D変換器と、

該A/D変換器の出力をコントロール信号によりラッチ するラッチ回路と、

該ラッチ回路の出力をアナログ信号に変換するD/A変換器とにより構成することを特徴とする請求項2記載の高速同期型水晶発振回路。

【請求項15】 前記サンプルホールド回路を、

第2のループフィルタの出力を受けてディジタル信号に変換するA/D変換器と、

該A/D変換器の出力を第1のコントロール信号により ラッチするラッチ回路と、

該ラッチ回路の出力又は固定データを受けて何れか一方 を第2のコントロール信号によりセレクトするセレクタ と、

該セレクタの出力をアナログ信号に変換するD/A変換器とにより構成することを特徴とする請求項7記載の高速同期型水晶発振回路。

【請求項16】 前記位相比較器を、

第1の入力をそのクロック入力に受けるDタイプフリップフロップと、

第2の入力を受けて微分し、該Dタイプフリップフロップのクリア入力に与える微分回路とにより構成し、前記サンプルホールド回路を、

第2のループフィルタの出力を受けてディジタル信号に 変換するA/D変換器と、

該A/D変換器の出力をコントロール信号によりラッチ するラッチ回路と、

該ラッチ回路の出力をアナログ信号に変換するD/A変換器とにより構成することを特徴とする請求項7記載の高速同期型水晶発振回路。

【請求項17】 前記サンプルホールド回路を、 抵抗とコンデンサによる積分回路と、

該積分回路の出力をコントロール信号によりサンプリングするスイッチと、

該スイッチによりサンプリングした信号を保持するコン デンサとにより構成することを特徴とする請求項2記載 の高速同期型水晶発振回路。

【請求項18】 前記第1のループフィルタの出力を切り換える時定数回路を、

第1の抵抗と、コントロール信号によりオン/オフされるスイッチが直列に接続された第2の抵抗との並列回路 50

と、

該並列回路と接続されるコンデンサとで構成することを 特徴とする請求項2又は請求項7のいずれかに記載の高 速同期型水晶発振回路。

【請求項19】 前記第1のループフィルタの出力を切り換える時定数回路を、

第1の抵抗と第2の抵抗の直列回路と、

該第2の抵抗の両端をコントロール信号により短絡する スイッチと、

10 前記直列回路と接続されるコンデンサとで構成すること を特徴とする請求項2又は請求項7のいずれかに記載の 高速同期型水晶発振回路。

【請求項20】 前記水晶発振器の出力を1/N分周器を介して第1の位相比較器の一方の入力に入力し、

前記電圧制御発振器の出力を1/M分周器を介して第1 の位相比較器の他方の入力に入力し、

前記水晶発振器の出力を1/N'分周器を介して第2の位相比較器の一方の入力に入力し、

バースト信号を1/M'分周器を介して第2の位相比較 器の他方の入力に入力する構成とし、

 $N' = n \cdot N$ 

前記電圧加算器の第1のループフィルタ出力を受ける入力抵抗の抵抗値をR3,前記サンプルホールド回路の出力を受ける入力抵抗の抵抗値をR4とした場合に、 $R4=n\cdot R3$ .

M=m・M'(但し、M, m, N, n, M', N'は整数)

とすることを特徴とする請求項2記載の高速同期型水晶 発振回路。

0 【請求項21】 回路内に含まれる分周器の分周比を1 とすることを特徴とする請求項2又は請求項7又は請求 項20のいずれかに記載の高速同期型水晶発振回路。

【請求項22】 前記水晶発振器の代わりに温度補償型水晶発振器(TCXO)を用いることを特徴とする請求項2又は請求項7又は請求項20のいずれかに記載の高速同期型水晶発振回路。

【請求項23】 前記水晶発振器の代わりに、水晶振動子と抵抗とコンデンサを用いた発振回路を用いることを特徴とする請求項2又は請求項7又は請求項20のいず40 れかに記載の高速同期型水晶発振回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は高速同期型水晶発振回路に関し、更に詳しくはディジタル網、特にピンポン伝送(1本の双方向伝送路で交互に情報を伝送する方式)において、回線信号よりクロックを抽出する P L L 回路に使用される電気機械振動子を使用した発振回路に関する。

[0002]

【従来の技術】図46はPLL(Phase Lock

1.

Loop)回路の従来構成例を示す図である。水晶発 振器1から発生された安定なパルス信号は、位相比較器 (PD: Phase Detector) 2の+入力に 入る。該位相比較器2の一入力には出力が分周器5で1 /Mに分周された信号が入る。この位相比較器2は、+ 入力信号と-入力信号との位相差に応じた信号を出力 し、その出力はループフィルタ3に入り、平滑化され る。該ループフィルタ3の出力は、電圧制御発振器(V CO: Voltage Controlled Osc illator) 4に入る。電圧制御発振器4は、入力 信号に応じた周波数の信号を出力する。この電圧制御発 振器4の出力がPLL回路の出力となる。一方、この出 力は前述したように分周器5で1/Mに分周された後、 位相比較器2の一入力に入る。回路が安定状態になった 時には、位相比較器2の出力は0になる。従って、水晶 発振器1の出力周波数をf0として、分周器5の出力周 波数もfOになっている。従って、PLL回路は出力周 波数M・fOの逓倍回路として機能する。

### [0003]

【発明が解決しようとする課題】従来のPLL回路に使用される電気機械振動子を使用した発振回路としては、前述したVCXO(電圧制御水晶発振器)が一般的であるが、VCXOを使用したPLL回路では、水晶発振器の特徴である高Qや自走周波数安定度が高い等の長所がある反面、VCXOの周波数を変えることにより入力信号とVCXOの位相を同期させる方式のため、位相が完全に一致する(引き込む)までに長時間を要するという問題があった。一方、前述のピンポン伝送では高速の引き込みが要求されるため、水晶発振器を用いたPLL回路は使用することが困難であった。

【0004】本発明はこのような課題に鑑みてなされた ものであって、高速引き込みを行なうことができる高速 同期型水晶発振器を提供することを目的としている。

### [0005]

【課題を解決するための手段】図1は本発明の原理ブロック図である。図において、100は水晶発振器と電圧制御発振器を含む第1のPLL回路、200は該第1のPLL回路100と接続され、バースト信号及び引き込み制御信号を受けて、前記第1のPLL回路100に基準電圧信号を与える第2のPLL回路である。第2のPLL回路200にはバースト信号と引き込み制御信号が入力されている。そして、第1のPLL回路100から第2のPLL回路200には水晶発振器からのクロックが与えられ、第2のPLL回路200から第1のPLL回路100には基準電圧信号が与えられている。

【0006】この発明の構成によれば、前記第1のPL L回路100の電圧制御発振器の周波数を水晶発振器に 同期させると共に、外部から入力されるバースト信号に 対して第2のPLL回路200により位相を高速に同期 し保持するように構成されることにより、高速引き込み 50 を可能とすることができる。

【0007】この場合において、前記第1のPLL回路 100は、水晶発振器と、該水晶発振器の出力と電圧制 御発振器の出力との位相比較を行なう第1の位相比較器 (PD1)と、該第1の位相比較器の出力を平滑化する 第1のループフィルタと、該第1のループフィルタの出 力と、前記第2のPLL回路200からの基準電圧信号 を受ける電圧加算器と、該電圧加算器の出力に応じた周 波数信号を出力する電圧制御発振器(VCO)と、該電 圧制御発振器の出力を分周して前記第1の比較器の一方 の入力に与える分周器とにより構成され、前記第2のP LL回路200は、前記水晶発振器の出力をその一方の 入力に受け、前記バースト信号を他方の入力に受ける第 2の位相比較器 (PD2) と、該第2の位相比較器の出 力を平滑化する第2のループフィルタと、該第2のルー プフィルタ出力を引き込み制御信号(CONT)により サンプリングするサンプルホールド回路とにより構成さ れることを特徴としている。

6

【0008】この発明の構成によれば、前記第1のPL L回路100の電圧制御発振器の出力周波数を水晶発振器に同期させると共に、外部から入力されるバースト信号に対して第2のPLL回路200により位相を高速に同期し保持するように構成することにより、水晶発振器の安定度で且つ高速の引き込みを可能とするPLL発振回路を実現することができる。

【0009】また、前記第1及び第2の位相比較器はSRフリップフロップにより構成され、前記第1及び第2のループフィルタはCRローパスフィルタにより構成され、前記電圧加算器はオペアンプにより構成され、前記サンプルホールド回路はオペアンプとアナログスイッチとコンデンサを含んで構成されることを特徴としている。

【0010】この発明の構成によれば、簡単な回路の組み合わせによりPLL発振器を実現することができる。また、前記引き込み制御信号を、バースト信号を分周する回路を用いて、バースト信号の入力と同時に立ち上がるように作成することを特徴としている。

【0011】この発明の構成によれば、外部制御回路を使用することなく、PLL発振器を実現することができる。また、前記引き込み制御信号を、バースト信号を分周する回路を用いて、バースト信号の入力待ち受け時より立ち上がるように作成することを特徴としている。

【0012】この発明の構成によれば、外部制御回路を使用することなく、更に簡単な構成のPLL発振器を実現することができる。また、前記電圧加算器にオペアンプと抵抗による加算増幅器を用いるものにおいて、オペアンプの正入力に入力する基準電圧を可変する構成としたことを特徴としている。

【0013】この発明の構成によれば、電圧制御発振器 (VCO)の周波数偏差による位相誤差を補正すること ができる。前記第1のPLL回路は、水晶発振器と、該 水晶発振器の出力と電圧制御発振器の出力との位相比較 を行なう第1の位相比較器と、該第1の位相比較器の出 力を平滑化する第1のループフィルタと、該第1のルー プフィルタの出力と、前記第2のPLL回路からの基準 電圧信号を受ける電圧加算器と、該電圧加算器の出力に 応じた周波数信号を出力する電圧制御発振器と、該電圧 制御発振器の出力を分周して前記第1の比較器の一方の 入力に与える分周器とにより構成され、前記第2のPL L回路は、前記電圧制御発振器の出力をその一方の入力 に受け、前記バースト信号を他方の入力に受ける第2の 位相比較器と、該第2の位相比較器の出力を平滑化する 第2のループフィルタと、該第2のループフィルタ出力 を第1の引き込み制御信号(CONT1)によりサンプ リングするサンプルホールド回路と、その一方が該サン プルホールド回路の出力又は基準電圧発生回路と接続さ れ、他方が前記電圧加算器の一方の入力に接続され、第 2の引き込み制御信号(CONT2)により前記サンプ ルホールド回路又は基準電圧発生回路のいずれか一方を 選択するスイッチとにより構成されることを特徴として 20 いる。

【0014】この発明の構成によれば、基準電圧発生回路又はサンプルホールド回路の出力をスイッチにより切り換えて第1のPLL回路100に与える構成とすることにより、位相調整回路を必要とせずに、VCOの周波数偏差による位相誤差を補正することができる。

【0015】この場合において、前記基準電圧を発生する回路として、抵抗による分圧回路を用いたことを特徴としている。この発明の構成によれば、簡単な回路の組み合わせによりPLL発振器を実現することができる。【0016】また、前記第1及び第2の引き込み制御信号を、バースト信号を分周する回路を用いて、バースト信号の入力と同時に立ち上がるように作成することを特徴としている。

【0017】この発明の構成によれば、外部制御回路を使用することなくPLL発振器を実現することができる。また、前記第1及び第2の引き込み制御信号を、バースト信号を分周する回路を用いて、バースト信号の入力待ち受け時より立ち上がるように作成することを特徴としている。

【0018】この発明の構成によれば、外部制御回路を使用することなく、更に簡単な構成のPLL発振器を実現することができる。また、前記位相比較器を、第1の入力をそのクロック入力に受けるDタイプフリップフロップと、第2の入力を受けて微分し、該Dタイプフリップフロップのクリア入力に与える微分回路とにより構成することを特徴としている。

【0019】この発明の構成によれば、SRフリップフロップではなくDタイプフリップフロップを用いることによりPLL発振回路を実現することができる。また、

前記電圧加算器を、オペアンプと抵抗を用いた差動増幅器で構成し、該差動増幅器の第1の入力に、第1のループフィルタの出力を、第2の入力に第2のPLL回路の制御出力を接続することを特徴としている。

【0020】この発明の構成によれば、差動増幅器によりPLL発振回路を実現することができる。また、前記電圧加算器を、第1の入力に第1のループフィルタの出力を抵抗を介して、第2の入力に第2のPLL回路の制御出力を抵抗を介して出力側で接続した構成とすることを特徴としている。

【0021】この発明の構成によれば、抵抗を用いた簡単な電圧加算器によりPLL発振回路を実現することができる。また、前記サンプルホールド回路を、第2のループフィルタの出力を受けてディジタル信号に変換するA/D変換器と、該A/D変換器の出力をコントロール信号によりラッチするラッチ回路と、該ラッチ回路の出力をアナログ信号に変換するD/A変換器とにより構成することを特徴としている。

【0022】この発明の構成によれば、正確で変動の少ないPLL発振回路を実現することができる。また、前記サンプルホールド回路を、第2のループフィルタの出力を受けてディジタル信号に変換するA/D変換器と、該A/D変換器の出力を第1のコントロール信号によりラッチするラッチ回路と、該ラッチ回路の出力又は固定データを受けて何れか一方を第2のコントロール信号によりセレクトするセレクタと、該セレクタの出力をアナログ信号に変換するD/A変換器とにより構成することを特徴としている。

【0023】この発明の構成によれば、正確で変動の少ないPLL発振回路を実現することができる。また、前記位相比較器を、第1の入力をそのクロック入力に受けるDタイプフリップフロップと、第2の入力を受けて微分し、該Dタイプフリップフロップのクリア入力に与える微分回路とにより構成し、前記サンプルホールド回路を、第2のループフィルタの出力を受けてディジタル信号に変換するA/D変換器と、該A/D変換器の出力をコントロール信号によりラッチするラッチ回路と、該ラッチ回路の出力をアナログ信号に変換するD/A変換器とにより構成することを特徴としている。

【0024】この発明の構成によれば、簡略かつ高精度なPLL発振回路を実現することができる。また、前記サンプルホールド回路を、抵抗とコンデンサによる積分回路と、該積分回路の出力をコントロール信号によりサンプリングするスイッチと、該スイッチによりサンプリングした信号を保持するコンデンサとにより構成することを特徴としている。

【0025】この発明の構成によれば、非常に簡略化したサンプルホールド回路によりPLL発振回路を実現することができる。また、前記第1のループフィルタの出50 力を切り換える時定数回路を、第1の抵抗と、コントロ

10

ール信号によりオン/オフされるスイッチが直列に接続された第2の抵抗との並列回路と、該並列回路と接続されるコンデンサとで構成することを特徴としている。

9

【0026】この発明の構成によれば、PLL引き込み時には高速の引き込みを行ない、PLLロック後はジッタの少ない安定な動作を行なうPLL発振回路を実現することができる。

【0027】また、前記第1のループフィルタの出力を切り換える時定数回路を、第1の抵抗と第2の抵抗の直列回路と、該第2の抵抗の両端をコントロール信号によ 10り短絡するスイッチと、前記直列回路と接続されるコンデンサとで構成することを特徴としている。

【0028】この発明の構成によれば、PLL引き込み時には高速の引き込みを行ない、PLLロック後はジッタの少ない安定な動作を行なうPLL発振回路を実現することができる。

【0029】また、前記水晶発振器の出力を1/N分周器を介して第1の位相比較器の一方の入力に入力し、前記電圧制御発振器の出力を1/M分周器を介して第1の位相比較器の他方の入力に入力し、前記水晶発振器の出力を1/N'分周器を介して第2の位相比較器の一方の入力に入力し、バースト信号を1/M'分周器を介して第2の位相比較器の他方の入力に入力する構成とし、N'=n・N,

前記電圧加算器の第1のループフィルタ出力を受ける入力抵抗の抵抗値をR3,前記サンプルホールド回路の出力を受ける入力抵抗の抵抗値をR4とした場合に、 $R4=n\cdot R3$ .

M=m・M' (但し、M, m, N, n, M', N' は整数)

とすることを特徴としている。

【0030】この発明の構成によれば、入力信号のn/m倍の基準クロックを用いて、入力信号のm倍の出力クロック信号を得ることができる。また、回路内に含まれる分周器の分周比を1とすることを特徴としている。

【0031】この発明の構成によれば、分周器を直結することにより、入力信号と基準クロックと出力クロック信号が等しい周波数の時に、分周器を省略した簡単な回路のPLL発振回路を実現することができる。

【0032】また、前記水晶発振器の代わりに温度補償型水晶発振器(TCXO)を用いることを特徴としている。この発明の構成によれば、TCXOを基準にした高い安定度のPLL発振回路を実現することができる。

【0033】更に、前記水晶発振器の代わりに、水晶振動子と抵抗とコンデンサを用いた発振回路を用いることを特徴としている。この発明の構成によれば、水晶振動子による安価な回路によりIC化に適したPLL発振回路を実現することができる。

## [0034]

【発明の実施の形態】以下、図面を参照して本発明の実 50

施の形態例を詳細に説明する。図2は本発明の第1の実施の形態例を示すブロック図である。第1のPLL回路100において、10は水晶発振器、11は該水晶発振器10の出力を1/Nに分周する第1の分周器、12は該第1の分周器11の出力と電圧制御発振器の出力との位相比較を行なう第1の位相比較器(PD)、13は該第1の位相比較器12の出力を平滑化する第1のループフィルタ、14は該第1のループフィルタ13の出力と、前記第2のPLL回路200からの基準電圧信号を受ける電圧加算器、15は該電圧制算器14の出力に応じた周波数信号を出力する電圧制御発振器(VCO)、16は該電圧制御発振器15の出力を1/Mに分周して前記第1の位相比較器12の一方の入力に与える第2の分周器である。

【0035】第2のPLL回路200において、30は前記水晶発振器10の出力を1/N'に分周する第3の分周器、31は外部より入力されるバースト信号を1/M'に分周する第4の分周器、32は前記第3の分周器30の出力をその一方の入力に受け、前記第4の分周器31の出力を他方の入力に受ける第2の位相比較器(PD)、33は該第2の位相比較器32の出力を平滑化する第2のループフィルタ、34は該第2のループフィルタ33の出力を引き込み制御信号によりサンプルホールド回路34の出力は、第1のPLL回路100の電圧加算器14に基準電圧信号として与えられている。なお、各分周器の分周比を示すN,M,N',M'は整数である。このように構成された回路の動作を、図3~図12を用いて以下に説明する。

【0036】図3は入力信号(以下バースト信号と呼 ぶ) に対する P L L 回路の動作と引き込み制御信号の関 係を示す図である。バースト信号はヘッダと呼ばれる同 期引き込み用の信号と、データ信号からなっているもの とする。なお、バースト信号のキャリア周波数は、水晶 発振器10の出力のM'/N'信とほぼ等しい周波数で ある。PLL回路は、ヘッダの部分でPLLの引き込み を行ない、引き込んだクロックの周波数と位相を保持 し、データの部分でそのクロックを用いてデータの識別 再生を行なう。引き込み制御信号は、PLL回路の引き 込み動作とクロック保持動作を切り換える信号である。 【0037】以下、各ブロックについてその動作を説明 する。図4は第1の実施の形態例の第1のPLL回路1 00のブロック図である。図2と同一のものは、同一の 符号を付して示す。水晶発振器10の出力f XLは第1の 分周器 1 1 により 1 / N に分周された後、第 1 の位相比 較器12の+入力端子に信号 a として入力される。第1 の位相比較器12の他方の一入力端子には、電圧制御発 振器(VCO)15の出力fOUTを第2の分周器16で 1/Mに分周した信号bが入力されており、位相比較器 12は入力 a と b の位相差を電圧に変換して信号 c とし

て出力する。

【0038】位相比較器 12の出力 c は、続くループフィルタ 13により平滑化された後、信号 V PD1 として電圧加算器 14の一方の入力端子に入力される。該電圧加算器 14の他方の入力端子には、第2の P L L 回路 200から基準電圧信号 V REFが入力されており、該電圧加算器 14は、前記 2つの入力を加算した電圧信号 V Cを出力する。 V C は V C O 15の制御電圧端子に制御電圧信号として入力され、 V C O 15は入力信号 V C の値に比例した周波数の信号を f OUTとして出力する。 f OUTは、前記第2の分周器 16で1/Mに分周された後、第半f OUT = (M/N)・f XL

となっている。VCO15の入力制御電圧VCと出力周波数 f OUT の関係を図5に示す。縦軸は出力周波数 f OU T、横軸は制御電圧VCである。この時、制御電圧VCはVCXとなっているものとする。一般に、VCO15は周波数偏差を持っているため、制御電圧の中心値VCOでは公称周波数 (VCOの規格上の中心周波数)からずれた周波数 f OUTOとなっている。従って、VCO15の公称周波数が (1)式で示されるものであった場合でも、f OUTO = (M/N) · f XL

とはならず、図に示すように V CXも V COからずれた電圧となる。

【0043】以上、詳細に説明したように、第1のPL L回路100では、出力周波数

 $f OUT = (M/N) \cdot f XL$ 

となる制御電圧VC = VCXに位相比較器12の出力が一致するように、入力a, bの位相差が制御されることになる。

【0044】 ここまでの説明では、基準電圧信号 V REF = 0 として考えてきたが、次に V REF に電圧が印加された場合について考える。便宜的に V REF = 0 の時に V CX = V CO,  $\Delta T = 0$  で P L L 回路が安定しているものとす 50

12

\*1の位相比較器12の一入力端子に信号bとして入って おり、フィードバックループを形成している。

【0039】本回路は、電圧加算器14の部分を除き、一般的なPLL回路であり、位相比較器12の2つの入力信号の周波数が一致するようにフィードバック制御がかかるようになっている。

【0040】ここで、PLLがロックして安定している 時の各部の状態について考える。先ず、VCO15はそ の出力fOUTの1/Mが水晶発振器10の出力fXLの1/Nと一致するように制御がかかるので、

(1)

る。図8に示すように、先ずVREF=0の状態で位相比較器12の入力aとbの位相は一致しており、制御電圧VC=VCXとなっている。今、時刻t0においてVREFに電圧VXが印加されると、電圧加算器14によりループフィルタ13の出力VPD1と基準電圧信号VREFが加算され、その出力VC=VCX+VXとなる。

【0.046】図9は基準電圧信号と位相の関係を示す図である。縦軸が位相( $\theta$ )、横軸が基準電圧信号VREFである。基準電圧信号VREFを大きくすると、それだけ位相 $\theta$ も進むことになる。

【0047】一般に、CR発振器等を用いた電圧制御発振器(VCO)の場合には、出力周波数可変幅は数10%以上あり、位相を最大π(180°)ずらす時でも、数クロック以内で同期可能であり、基準電圧信号VREFを少しずつ変動させた場合には、それに追従して位相を変化させることができる。また、その時でも出力信号の周波数fOUTは、水晶発振器10の周波数のM/Nに一致した状態を保っている。従って、本PLL回路を使用すれば、水晶発振器の周波数安定度を保ったまま、基準電圧信号VREFにより出力クロック信号の位相のみ自由に制御できることになる。

【0048】図10は第1の実施の形態例の第2のPL L回路200のプロック図である。図2と同一のもの は、同一の符号を付して示す。図において、10は第1 のPLL回路100内の水晶発振器、30は該水晶発振

器10の出力を1/N'に分周する分周器(第3の分周器)、31はバースト信号を1/M'に分周する分周器(第4の分周器)、32は1/N'分周器30と1/M'分周器31の出力を受けてこれら入力信号の位相を比較し、位相差に応じた電圧信号を出力する第2の位相比較器、33は該位相比較器32の出力を平滑化するループフィルタ、34は該ループフィルタ33の出力を外部からの引き込み制御信号によりサンプリングするサンプルホールド回路である。このように構成された回路の動作を説明すれば、以下の通りである。

13

【0049】図11は第2のPLL回路の動作を示すタ イムチャートである。水晶発振器10の出力f XLは、第 3の分周器30で1/N'に分周されてe信号となり、 第2の位相比較器32の一方の入力端子に入る。一方、 バースト信号は、第4の分周器31で1/M'に分周さ れて d 信号となり、第2の位相比較器32の他方の入力 端子に入る。該位相比較器32は、入力信号eとdの位 相差を電圧信号に変換し、第2のループフィルタ33に より平滑化される。このループフィルタ33の出力VPD 2 はサンプルホールド回路34に入力される。該サンプ ルホールド回路34は、引き込み制御信号により制御さ れ、図11に示すようにバースト信号のヘッダが入力さ れている区間に電圧のサンプリングを行ない、ヘッダ期 間が終了すると、電圧VPD2 をホールドする。従って、 この第2のPLL回路は、入力eとdの位相差を電圧信 号に変換し、保持することができる。

【0050】図12は第1のPLL回路100と第2のPLL回路200を接続した時の、即ち第1の実施の形態例の動作を示すタイムチャートである。ここでは、前記分周比を便宜上M=M',N=N' としている。従って、第3の分周器30の出力は、eの代わりに aとなる。バースト信号が入力される時点T0 以前は、第1の位相比較器12の入力aともの位相は図に示すように一致している。時刻T0にてバースト信号が入力されると、第2のPLL回路200が動作し、サンプルホールド回路34から出力される基準電圧信号VREF にaともの位相差 $\phi$ X に対応する電圧 $\Delta$ VX が発生し保持される。

【0051】第1のPLL回路100では、基準電圧信号 VREF に  $\Delta$  VX が印加されることにより、前述した過40程を経て  $\Delta$  VX に対応する位相差  $\phi$  X がけ b の位相が進む。ここで、若し第1の位相比較器12と第2の位相比較器32の変換利得 ( $\Delta$  V /  $\Delta$   $\phi$ ) が等しいものとすると、 $\phi$  X =  $\phi$  X となり、b と d の位相は一致することになる。

【0052】以上説明したように、第1の実施の形態例によれば、第1のPLL回路100の電圧制御発振器15の出力周波数を水晶発振器10に同期させると共に、外部から入力されるバースト信号に対して第2のPLL\*

\*回路200により位相を高速に同期し保持するように構成することにより、水晶発振器の安定度で且つ高速の引き込みを可能とするPLL発振回路を実現することができる。

【0053】図13は第1の実施の形態例の具体的構成例を示す回路図である。図2と同一のものは、同一の符号を付して示す。この実施の形態例では、4個の分周器の分周比をM=M',N=N'とした結果、第3の分周器30を第1の分周器11で兼ねている。従って、第1の分周器11の出力をそのまま第2の位相比較器32の一方の入力端子に入力している。図2で第4の分周器31として説明した分周器は、第3の分周器となっている。以後、第1の分周器11をカウンタ1、第2の分周器16をカウンタ2、第3の分周器31をカウンタ3と呼ぶことにする。

【0054】この実施の形態例では、第1及び第2の位相比較器12,32をSRフリップフロップで構成し、第1及び第2のループフィルタ13,33をコンデンサCと抵抗RによるCRフィルタで構成し、電圧加算器14をオペアンプで構成し、サンプルホールド回路34を、オペアンプとアナログスイッチとコンデンサを含んで構成している。このような構成とすることにより、簡単な回路の組み合わせによりPLL発振器を実現することができる。

【0055】第1の位相比較器12(位相比較器1),第2の位相比較器32(位相比較器2)の機能を図14,図15を用いて説明する。(a)に示すように2個のアンドゲートG1,G2とSRフリップフロップとで構成されている。アンドゲートG1の入力をIN1、アンドゲートG2の入力をIN2、SRフリップフロップの出力をQ,※Q(以下反転論理を※で示す)とすると、その真理値表は(b)に示すようなものとなる。本回路では、出力を入力側にフィードバックしているため、全体としては(c)に示すように、入力IN1,IN2の立ち上がりエッジで出力がトリガされる特性となる。つまり、セット入力Sの立ち上がりでQ出力が"1"になり、リセット入力Rの立ち上がりで%Q出力が"1"になる。

【0056】位相比較器としての動作を(d)に示す。 出力Qは IN1の立ち上がりで"1"にトリガされ、 IN2の立ち上がりで"0"にトリガされる。従って、出力Qのデューティ(DUTY)は、IN1と IN2の立ち上がりの位相差により変化し、IN2が180°( $\pi$ RAD)遅れている時、デューティ=50%となり、遅れが180°よりも小さい時(位相が進んでいる時)はデューティ<50%、180°よりも大きい時(位相が遅れている時)はデューティ>50%となる。

【0057】ここで、Qの"1"レベルをVOH, "0" レベルをVOLとすると、Qの平均値電圧は となり、デューティ(=位相差)に比例することになる。この関係を(e)に示す。また、反転出力 $\times$ Qは(f)に示すような特性となる。この位相比較器は、位相差が $\pi$ (180°)の時の出力電圧(VOH+VOL)/2を中心値電圧として位相が0から $2\pi$ にまで変動した時にVOLからVOHまで出力が変化する位相比較器となる。なお、図13のように入力に1/Mの分周器31が入った場合、分周器の入力側で見た場合、図16に示すように位相はM倍となる。

【0058】図13に戻り、第1及び第2のループフィルタ13、33としては、ローパスフィルタを用いている。第1のループフィルタ13は、抵抗R1とコンデンサC1の組み合わせにより、第2のループフィルタ33は抵抗R2とコンデンサC2の組み合わせによりRCフィルタ(ローパスフィルタ)を構成している。これらローパスフィルタ13、33は、それぞれ前記位相比較器12、32の出力信号の平均値電圧を抽出する働きをする。ここで、ローパスフィルタの時定数 $\tau$ (=R·C)が大きいとPLLの引き込み時間が遅くなるため、必要\*

\* な引き込み時間よりも $\tau$ が短くなるように抵抗RとコンデンサCの値を選ぶ必要がある。

【0059】次に、電圧加算器14の動作について説明する。オペアンプ1は加算増幅器として機能している。R3は第1のループフィルタ13の出力を受ける入力抵抗、R4はサンプルホールド回路34の出力である基準電圧信号の入力抵抗であり、これらはオペアンプ1の一入力端子に接続されている。R5はオペアンプ1の一入力間に接続される帰還抵抗である。オペアンプ1の十入力には、基準電圧VREF2が入っている。この基準電圧VREF2は、電源電圧Vccを抵抗R7とR8による分圧回路で分圧したものであり、抵抗R6を介してオペアンプ1の十入力に入っている。第1のループフィルタ13の出力をVPD1、基準電圧信号をVREF1とし、各抵抗の値としてその識別符号をそのまま用いるものとすると、電圧加算器14の出力VCは次式で表される。

【0060】 【数1】

$$V_{C} = -\left(\frac{VPDI}{R3} + \frac{VECPI}{R4}\right) \cdot R5 + 1 + \left(\frac{R5 \cdot (R3 + R4)}{R3 \cdot R4}\right) \cdot VECP2$$
 (3)

【0061】 ここで、 $R3=R4=2\cdot R5$ とすると、※ ※ (3) 式は簡単になり次式で表される。

 $VC = - \{ (VPD1 + VREF1) / 2 \} + 2 \cdot VREF2$  (4)

従って、VPD1 、VREF1の値が前記位相比較器 1 2 の中心電圧 (VOH+VOL) / 2 の時に制御電圧 VC が V C O 1 5 の中心値電圧となるように VREF2の値を選ぶことにより、前記位相差が 1 8 0°の時に P L L のロックがかかるようにすることができる。なお、電圧加算器 1 4 が反転増幅器であるので、第 1 の位相比較器 1 2 は反転出力※Qから出力をとり、第 2 の位相比較器 3 2 は非反転 30 出力 Q からとる構成としている。

【0062】次に、サンプルホールド回路34について説明する。該サンプルホールド回路34は、オペアンプ2と、該オペアンプ2と接続されるオン/オフスイッチSW1と、サンプリングした電圧を保持するコンデンサC3の保持電圧を出力するバッファとして機能するオペアンプ3の保持電圧を出力するバッオペアンプ3の出力はオペアンプ2の一入力端子にフィードバックされている。このように構成された回路にスイッチSW1が閉じた時に入力電圧をコンデンサC3に充電し、スイッチSW1が開いた時にはそのまま電圧を保持する回路である。ここで、コンデンサC3による電圧保持時間はコンデンサC3とオペアンプ3の入力抵抗RINとして時定数 $\tau=C3\cdot RIN$ で与えられるが、この値は前記バースト信号の入力データの時間(期間)よりも長くとる必要がある。

【0063】このようにして、VCO15の出力を水晶発振器10の周波数fXLのM/Nにロックしたまま、バースト信号が入力された時に高速で位相を一致させ保持する発振回路を実現することができる。

【0064】上述の実施の形態例では、引き込み制御信号は外部から与えられるものとして扱ってきたが、バースト信号から内部的に作成することもできる。図17は制御信号発生回路の一実施の構成例を示す図である。該制御信号発生回路は、N進カウンタ35、M進カウンタ36、SRフリップフロップ37及びゲートG10~G13及びインバータG14より構成されている。バースト信号は、ゲートG10及びG12の一方の入力に入り、基準クロック(水晶発振器又はVCO出力を用いる)はM進カウンタ36のクロック入力端子に入っている。ゲートG12の出力はN進カウンタ35のクロック入力端子に入り、該ゲートG12の他方の入力には、N進カウンタ35のQ出力をインバータG14により反転した信号が入っている。

【0065】SRフリップフロップ37のゲートG10の他方の入力にはその※Q出力がフィードバックされ、ゲートG11の一方の入力にはそのQ出力がフィードバックされている。フリップフロップ37のQ出力はM進カウンタ36のイネーブル入力端子とN進カウンタ35のイネーブル入力端子とゲートG13の一方の入力に入っている。ゲートG13の他方の入力にはインバータG14の出力が入っている。M進カウンタ36のQ出力は自己のリセット入力端子、ゲートG11の他方の入力及びN進カウンタ35のリセット入力端子に入っている。そして、ゲートG13から引き込み制御信号が出力される構成となっている。

0 【0066】図18はこの回路の動作を示すタイムチャ

ートである。フリップフロップ37は、バースト信号が入力されると、出力Qを"1"にセットし、N進カウンタ35とM進力ウンタ36とをイネーブル状態にする。N進力ウンタ35は、バースト信号のヘッダのNビットをカウントし、カウント後出力hが"1"になることにより、インバータG14で反転された"0"がゲートG12を閉じ、クロック入力をオフにし、その状態を維持する。

17

【0067】M進カウンタ36は、イネーブルがオンになると、基準クロック(水晶発振器又はVCOの出力)をMビット分カウントし、カウント後出力jが"1"になることにより、2つのカウンタ35,36とフリップフロップ37をリセットし、次の入力に備える。図18のタイムチャートより明らかなように、引き込み制御信号gは、バースト入力と同時に"1"になり、ヘッダ部の期間"1"を保持し、ヘッダ部が終わると、"0"になることになる。ここで、フリップフロップ37のQ出力iのMビットの長さはデータの長さより長く、次のバースト信号が来る時間よりは短く設定されている。

【0068】この制御信号発生回路によれば、外部制御回路を使用することなく、PLL発振器を実現することができる。図17の制御信号発生回路では、バースト信号の入力と同時に制御信号 g が立ち上がっていたが、これをバースト信号の待ち受け時からオン ("1")にしておくことにより回路を簡略化できる。図19は制御信号発生回路の他の実施の構成例を示す図である。図17と同一のものは、同一の符号を付して示す。図17の回路との相違は、アンドゲートG13が省略され、インバータG14の出力から引き込み制御信号 g が取り出されていることである。その他の構成は、図17と同じである。

【0069】図20はこの回路の動作を示すタイムチャートである。N進カウンタ35はその前のバースト入力時におけるリセット信号により"0"になっている。そこで、引き込み制御信号をN進カウンタ35の出力hのインバータG14による反転信号から取り出すことにより、引き込み制御信号 g は、バースト信号待ち受け時より"1"になり、ヘッダ部の期間"1"を保持し、ヘッダ部が終わると"0"となる。なお、この場合でも、引き込み制御信号が"0"の区間、即ちPLLでのクロック保持期間は完全に保証されているため、実用上問題はない。

【0070】この制御信号発生回路によれば、外部制御回路を使用することなく、更に簡単な構成のPLL発振器を実現することができる。図2に示す第1の実施の形態例では、VCO15の周波数偏差が無視できる場合を例にとったが、実際にはVCO15は周波数偏差を持っており、その結果、前述したように出力に位相誤差 $\Delta$ tを発生してしまう。図21はこれを補正する電圧加算器14の具体的構成例を示す図である。図13と同一のも50

のは、同一の符号を付して示す。この回路は、図13におけるオペアンプ1の+入力端子に入力する基準電圧VREF2を可変抵抗RV1により可変するようにしたものである。

【0071】この回路は、電圧加算器 140+側入力V REF2を、可変抵抗 RV1 により可変することにより、制御信号 VC が (4) 式で表わされるものとして、制御信号 VC を変化させ、出力位相の調整を行なうことができる。

【0072】この電圧加算器によれば、電圧制御発振器 (VCO)の周波数偏差による位相誤差を補正することができる。図21に示す実施の形態例では、位相誤差を調整により補正する方法を示したが、回路方式により位相誤差を防ぐことができる。図22は本発明の第2の実施の形態例を示すブロック図である。図2と同一のものは、同一の符号を付して示す。第1の実施の形態例との相違点は、第2のPLL回路20の入力の一方を、水晶発振器10からではなく、VCO15の出力からとっている点と、サンプルホールド回路34の出力にスイッチSW2を設け、第2の引き込み制御信号2により基準電圧と切り換えるようになっている点である。

【0073】図において、38はVCO15の出力を1/M'に分周する第3の分周器、39は基準電圧を発生する基準電圧発生回路、SW2はサンプルホールド回路34の出力又は基準電圧発生回路39の出力の何れか一方を選択するスイッチである。サンプルホールド回路34に与える引き込み制御信号を第1の引き込み制御信号とし、スイッチSW2に与える引き込み制御信号を第2の引き込み制御信号とする。このように構成された回路の動作を説明すれば、以下の通りである。

【0074】基準電圧発生回路39の出力であるVREF3は、予め第2の位相比較器32の入力位相差が0の時の位相比較電圧と等しくしておく。ここで、スイッチSW2を設けている理由は、スイッチSW2がなかった場合、第2の位相比較器32で位相差を検出している間に基準電圧信号VREF1がその位相差に対応して変動し、VCO15の位相が動くため、位相を一致させることができなくなるためである。そこで、バースト信号が入り第2の位相比較器32が位相差を検出し、サンプルホールド回路34が位相差に相当する電圧を保持するまでの間、スイッチSW2を基準電圧発生回路39側に接続し、サンプルホールド回路34が電圧を保持した後で、スイッチSW2をサンプルホールド回路34側に接続するようにしているものである。

【0075】ここで、スイッチSW2がサンプルホールド回路34側に接続された後、第2のPLL回路200が位相同期するまでに若干の時間が必要なため、引き込み制御信号1、引き込み制御信号2は図23のタイムチャートに示すようにバースト信号のヘッダ部の途中で切り換わるようにする必要がある。図のAの期間が、第2

の位相比較器32が位相差を検出するまでの区間で、B の期間が第1のPLL回路100が位相同期するまでの 区間である。

【0076】この回路構成では、予め第2の位相比較器32の入力位相差が0の時の位相比較電圧と等しい電圧 VREF3に設定してあるため、第2の位相比較器32の入力に位相差 $\phi$ 0があると、それに対応した電圧 VREF3+ $\Delta$  V0が発生し、第1のPLL回路100では、電圧増加分 $\Delta$  V0に相当するだけ位相が動くことになる。ここで、第1の位相比較器12と第2の位相比較器32の感度が等しく、ループフィルタ等のゲインが等しく、分周比M=M'となっていれば、 $\Delta$  V0により変動する位相差 $\phi$ 0 は $\phi$ 0 = $\phi$ 0となり、VCO15の偏差によらず位相を一致させることができる。

【0077】この発明の構成によれば、基準電圧発生回路39又はサンプルホールド回路34の出力をスイッチSW2により切り換えて第1のPLL回路100に与える構成とすることにより、位相調整回路を必要とせずに、VCO15の周波数偏差による位相誤差を補正することができる。

【0078】図24は第2の実施の形態例の具体的構成例を示す回路図である。図13,図22と同一のものは、同一の符号を付して示す。第2の位相比較器32の一方の入力には、水晶発振器10ではなく1/M分周器16の出力が入り、他方の入力には、バースト信号を分周する1/M分周器31の出力が入っている。そして、サンプルホールド回路34のスイッチSW1は、第1の引き込み制御信号によりオン/オフ制御され、スイッチSW2は第2の引き込み制御信号により切り換え制御される。この実施例では、基準電圧発生回路39として、電源電圧VccとVEE間に接続された抵抗R9とR10の直列回路が用いられ、基準電圧VREF3は、抵抗R9と抵抗R10の接続点から取り出している。

【0079】この実施の形態例によれば、基準電圧発生回路39として抵抗による分圧回路を用いることにより、簡単な回路の組み合わせによりPLL発振回路を実現することができる。

【0080】図22に示す第2の実施の形態例では、第1及び第2の引き込み制御信号は外部から与えられる場合を例にとったが、バースト信号から作成することもできる。図25は制御信号発生回路の一実施の構成例を示す図である。この回路は、基本的には図17に示す回路と同じであり、N進カウンタ35のQ出力を第2の引き込み制御信号として利用するようにしたものである。第1の引き込み制御信号は、図17の場合と同様にゲートG13から取り出す。この回路のタイムチャートを図26に示す。このタイムチャートは、図18と似ているが、スイッチSW2をバースト信号のヘッダ部の途中で切り換えるようにしている点が異なる。

【0081】この実施の形態例によれば、外部制御回路

を使用することなくPLL発振器を実現することができる。図25の実施の形態例では、第1の引き込み制御信号は、バースト信号の入力と同時に立ち上がっている場合を示したが、これをバースト信号の待ち受け時から立ち上がるようにしておくことにより回路を簡略化することができる。図27は制御信号発生回路の他の具体的路を前のである。この回路は、図19に示す回路である。N進力ウンタ35のQ出力を第2の引き込み制御信号として利用するようにしおのである。第1の引き込み制御信号は、図19の場合としてある。第1の引き込み制御信号は、図19の場合としてある。第1の引き込み制御信号は、図19の場合ととのである。第1の引き込み制御信号は、図19の場合ととのである。第1の引き込み制御信号は、図19の場合ととのである。第1の引き込み制御信号は、図19の場合ととのである。第1の引き込み制御信号は、図19の場合とといるの引き込み制御信号は、図19の場合ととの引き込み制御信号は、図19の場合ととの引き込み制御信号は、図19の場合とといる。第1の対象のようにしている点が異なる。

20

【0082】この実施の形態例によれば、外部制御回路 を使用することなく、更に簡単な構成のPLL発振器を 実現することができる。図29は位相比較器の他の具体 的構成例を示す回路図である。この回路は、位相比較器 をDタイプフリップフロップ40と微分回路41とで構 成したものである。入力1はフリップフロップ40のク ロック入力端子に入り、入力2は微分回路41を経てフ リップフロップ40のクリア入力端子に入っている。フ リップフロップ40のQ端子から出力信号が取り出さ れ、※〇出力はD入力端子にフィードバックされてい る。微分回路41は、ゲートG15、インバータG16 及びディレイ回路41aとで構成されている。入力2は ゲートG15の一方の入力とディレイ回路41aに入 り、ディレイ回路41aの出力はインバータG16で反 転された後、ゲートG15の他方の入力に入っている。 【0083】この回路の動作タイムチャートを図30に 示す。図30に示すように入力1(CLK)の立ち上が りでフリップフロップ40のQ出力が"1"になり、入 力2の微分信号をクリア信号(CLR)としてフリップ フロップ40はリセットされ、〇出力が"0"になる動 作を繰り返す。全体として、入力1と入力2の位相差が 180°の時にQ出力のデューティが50%となり、図 14に示すSRフリップフロップを用いた場合と同様な 動作をすることになる。また、この回路には、SRフリ ップフロップにはない特徴として、入力2が無信号の場 合にも〇出力が反転動作を繰り返し、デューティ50%

【0084】図31はディレイ回路の具体的構成例を示す図である。(a)は、入力を抵抗RとコンデンサCによりディレイさせた信号をインバータG17により波形成形したものと、元の入力とをゲートG18で論理積をとるようにしたものである。(b)は、入力を2n+1個のインバータG19を直列接続して、各ゲート間の遅れを積み重ねて遅らせたものと、元の入力とをゲートG18で論理積をとるようにしたものである。

の信号を出力することができる。

【0085】この実施の形態例によれば、SRフリップ

フロップではなく、Dタイプフリップフロップを用いる ことによりPLL発振回路を実現することができる。図 32は電圧加算器14の他の構成例を示す図で、前述の 加算増幅器ではなく、差動増幅器で実現したものであ る。オペアンプ1の-入力端子には入力抵抗R3を介し てループフィルタ 1 3 の出力 V PD1 が入力され、オペア ンプ1の+入力端子には基準電圧信号VREF1が抵抗R4\*

21

 $VC = \{ (VREF1 - VPD1) \cdot R5/R3 \} + VREF2$ 

となる。なお、この場合にVREF1とVPD1 の極性が逆に なることから、第2の位相比較器32の出力を※Qでは なくOからとる必要がある。

【0087】この実施の形態例によれば、差動増幅器に よりPLL発振回路を実現することができる。図33は 電圧加算器の他の構成例を示す図である。この回路は、 電圧加算器を受動素子のみで構成し、回路を簡略化した※

 $VC = (R \cdot VPD1 + R \cdot VREF1) / (R \cdot 3 + R \cdot 4)$ 

ここで、R3=R4となるように抵抗値を選ぶと(6) 式は以下のように簡略化される。

VC = (VPD1 + VREF1) / 2

この実施の形態例によれば、抵抗を用いた簡単な電圧加 20 算器によりPLL発振回路を実現することができる。

【0090】図34はサンプルホールド回路34の他の 構成例を示す図である。この実施の形態例は図2に示す 第1の実施の形態例に用いるものであり、スイッチを用 いてコンデンサに電圧を保持させる方式ではなく、第2 のループフィルタ33の出力VPD2 を受けてディジタル 信号に変換するA/D変換器45と、該A/D変換器4 5の出力を引き込み制御信号(CONT)によりラッチ するラッチ回路46と、該ラッチ回路46の出力をアナ ログ信号に変換するD/A変換器47とにより構成して 30 いる。

【0091】第2のループフィルタ33の出力 VPD2 は、A/D変換器45によりディジタル信号に変換され た後、ラッチ回路46に保持される。次に、このラッチ 回路46の出力は、D/A変換器47によりアナログ電 圧信号に変換され、基準電圧信号 V REF1として出力され る。この回路の特徴は、ループフィルタ33の出力をラ ッチ回路46により永久に保持できるという点である。

【0092】この実施の形態例によれば、正確で変動の 少ない P L L 発振回路を実現することができる。 図35 はサンプルホールド回路34の他の構成例を示す図であ る。図34と同一のものは、同一の符号を付して示す。 この実施の形態例は、図22に示す基準電圧発生回路3 9の代わりにメモリ48に固定データとして記憶させる ようにしたもので、図22に示す第2の実施の形態例に 用いるものである。メモリ48に記憶される固定データ は、第2の位相比較器32の入力位相差が0の時の位相 比較電圧に等しい電圧値をディジタルデータとして記憶 している。49はラッチ回路46の出力又はメモリ48 の出力の何れかをセレクトするセレクタである。ラッチ 50 相差に比例する平均値電圧を出力する。サンプルホール

\*とR6により分圧されたものが入っている。オペアンプ 1の一入力端子と出力端子間には帰還抵抗R5が接続さ れている。このように構成された回路において、R3= R4, R5=R6となるように各抵抗値を選び、これら 抵抗値の値として識別符号をそのまま用いるものとする と、出力VC は次式で表される。

22

[0086]

(5)

※ものである。即ち、この回路では、抵抗分圧器により実 現している。ループフィルタ13の出力VPD1と、基準 電圧信号 V REF1とがそれぞれ抵抗 R 3と R 4を介して接 続されており、この接続点の電圧を抵抗R5を介してV CO15に制御信号VCとして入力する構成としてい る。この時の制御信号VC は次式で表わされる。

[0088]

(6)

**★【**0089】

(7)

回路46は第1の引き込み制御信号によりラッチされ、 セレクタ49は第2の引き込み制御信号により制御され

【0093】この実施の形態例によれば、正確で変動の 少ないPLL発振回路を実現することができる。図36 は第2の実施の形態例の要部の他の構成例を示すブロッ ク図であり、図34に示すサンプルホールド回路と、図 29に示す位相比較器を組み合わせて、図24に示す第 2の実施の形態例を簡略化かつ高精度化する回路であ る。図34及び図29と同一のものは、同一の符号を付 して示す。図24に示す回路では、基準電圧発生回路3 9とスイッチSW2とが必要であったが、ここでは入力 2が無信号の時にDタイプフリップフロップ40がデュ ーティ50%の出力となることを利用して、その時の電 圧をサンプルホールド回路34により保持することによ り、基準電圧発生回路39の出力VREF3とするものであ る。

【0094】図37に引き込み制御信号の発生タイミン グ例を示す。引き込み制御信号(CONT)は、図37 に示すタイミングで与えるものとする。この引き込み制 御信号は、図27のg信号の立ち上がりを微分した信号 kと、J信号とオアをとることにより実現することがで きる。この回路では、先ずバースト信号がない状態で、 第2の位相比較器32はデューティ50%の波形、即ち 入力1と入力2の位相差が180°の時と同じ平均値電 圧を持つ波形を出力する(但し周期は1/2)。

【0095】サンプルホールド回路34は、図37のJ のタイミングで、この時の電圧(VREF3)をラッチ回路 46でラッチし、保持する。次に、バースト信号が印加 されると、第2の位相比較器32は入力1と入力2の位

23

ド回路34は、図のKのタイミングでこの時の電圧(= VREF3+ΔV)をラッチ回路46でラッチし、保持する。このような動作により、図24と同じ機能の回路を実現することができる。この実施の形態例では基準電圧 VREF3としてDタイプフリップフロップ40がデューティ50%の時の電圧を利用していることから、基準電圧が不要でかつ簡略かつ高精度の回路を実現することができる。

【0096】図38はサンプルホールド回路の他の構成 例を示す図で、簡略化した回路である。この実施の形態 例は、図13のサンプルホールド回路をスイッチSW1 とコンデンサC3のみで構成したものである。オペアン プを用いていない受動素子のみの回路であることから、 コンデンサ C 3 の電圧保持特性が短く、精度も悪いこと から、高速であまり精度のいらない回路に適している。 【0097】この実施の形態例によれば、非常に簡略化 したサンプルホールド回路によりPLL発振回路を実現 することができる。図39はループフィルタの時定数切 り換え回路の一例を示す図である。図において、第1の 位相比較器12の出力(PD1)は、抵抗R1とR10 1の並列回路に入力される。抵抗R101には直列にス イッチSW3が接続されており、このスイッチSW3は 制御信号(CONT3)によりオン/オフ制御されるよ うになっている。例えば、スイッチSW3がオンの時に は、抵抗はR1とR101の並列となり、抵抗値が下が る。これに対して、スイッチSW3がオフの時には、抵 抗はR1のみとなり抵抗値が上がる。これにより、抵抗 とコンデンサC1による時定数を切り換えることができ る。

【0098】一般にループフィルタのカットオフ周波数は、高い程引き込み時間が短くなる反面、VCOの出力ジッタが増えたり、ノイズに弱くなる傾向がある。そこで、図39に示すように、スイッチSW3を設けて、フィルタの時定数を変え、カットオフ周波数を切り換えることにより、PLL引き込み時にはカットオフ周波数の高い高速の引き込みを行ない、PLLロック後はカットオフ周波数の低いジッタの少ない安定な動作を行なうことができるようになる。

【0099】図40は制御信号(CONT3)の動作の一例を示すタイムチャート、図41はフィルタのカットオフ特性例を示す図である。このようなローパスフィルタは、時定数τ(RC)が大きい程、通過帯域が狭まる特性を持つ。そこで、PLL引き込み時にはスイッチSW3をオンにして時定数を小さくして、カットオフ周波数の高い(fC1)高速の引き込みを行ない、PLLロック時にはスイッチSW3をオフにして時定数を大きくし、カットオフ周波数の低い(fC2)ジッタの少ない安定な動作を行なっている。

【0100】この実施の形態例によれば、PLL引き込 クロックを用いて、入み時には高速の引き込みを行ない、PLLロック後はジ 50 を得ることができる。

ッタの少ない安定な動作を行なうPLL発振回路を実現することができる。

【0101】図42はループフィルタの時定数切り換え回路の他の例を示す図である。図において、第1の位相比較器12の出力(PD1)は、抵抗R1とR101の直列回路に入力される。抵抗R101には並列にスイッチSW3が接続されており、このスイッチSW3が接続されており、このスイッチSW3がおしている。例えば、スイッチSW3がオンの時には、抵抗はR101は短絡され、抵抗値が下がる。これに対して、スイッチSW3がオフの時には、抵抗値はR1とR101の和となり抵抗値が上がる。これにより、抵抗とコンデンサC1による時定数を切り換えることができる。

【0102】この実施の形態例によれば、PLL引き込み時には高速の引き込みを行ない、PLLロック後はジッタの少ない安定な動作を行なうPLL発振回路を実現することができる。

【0103】ここまでの実施の形態例では、第1のPLL回路100と第2のPLL回路200の分周器の分周比が等しい場合を例にとったが、異なった分周比で実現することもできる。図43は本発明の第3の実施の形態例の具体的構成例を示す回路図である。図13と同一のものは、同一の符号を付して示す。この実施の形態例は、水晶発振器10の出力を1/N分周器11で1/N分周して第1の位相比較器12の一方の入力端子に入力し、前記電圧制御発振器15の出力を1/M分周器16で1/M分周して第1の位相比較器12の他方の入力端子に入力し、前記水晶発振器10の出力を1/N'分周器31Aで1/N'分周して第2の位相比較器32の一方の入力端子に入力し、バースト信号を1/M'分周器31で1/M'分周して第2の位相比較器32の他方の入力端子に入力する構成とし、

 $N' = n \cdot N$ ,

前記電圧加算器 140第 10ループフィルタ 130出力を受ける入力抵抗の抵抗値を R3,前記サンプルホールド回路 340出力を受ける入力抵抗の抵抗値を R4とした場合に、  $R4=n\cdot R3$ ,

M=m・M'(但し、M, m, N, n, M', N' は整数)

とすることを特徴としている。

【0104】 $N'=n\cdot N$  (n=2, 3, 4, …) とし、 $R4=n\cdot R$  3となるように抵抗値を選ぶことにより、図13に示す実施の形態例と同様の動作を行なうことができる。

【0105】また、M=m・M'とすることにより、バースト信号のm倍の出力クロックを得ることができる。この実施の形態例によれば、入力信号のn/m倍の基準クロックを用いて、入力信号のm倍の出力クロック信号を得ることができる。

【0106】上述の実施の形態例(図13,図24,図43)においては、それぞれの分周器の分周比を所定の値に設定している場合について説明した。ここで、それぞれの分周器の分周比を1、即ち入力と出力を直結する構成とすることもできる。

25

【0107】この実施の形態例によれば、分周器を直結することにより、入力信号と基準クロックと出力クロック信号が等しい周波数の時に、分周器を省略した簡単な回路のPLL発振回路を実現することができる。

【0108】また、上述の実施の形態例(図13,図2 104,図43)において、水晶発振器10の代わりに、図44に示すような温度補償型水晶発振器(TCXO)を用いることができる。この実施の形態例によれば、TCXOを基準にした高い安定度のPLL発振回路を実現することができる。

【0109】次に、上述の実施の形態例(図13,図24,図43)において、水晶発振器を使用せず、図45に示すような水晶振動子を直接回路に接続し、回路内で発振回路を構成することができる。図において、Xは水晶振動子、G20はこの振動子Xの両端に接続されたインバータ、R20は該インバータG20と並列接続された抵抗、C20,C21は水晶振動子Xの両端からそれぞれコモンラインに接続されたコンデンサである。インバータG20の出力を、インバータG21で反転したものを基準クロックとして用いている。

【0110】この実施の形態例によれば、水晶振動子による安価な回路によりIC化に適したPLL発振回路を実現することができる。

### [0111]

【発明の効果】以上、詳細に説明したように、本発明によれば、水晶発振器と電圧制御発振器を含む第1のPLL回路と、該第1のPLL回路と接続され、バースト信号及び引き込み制御信号を受けて、前記第1のPLL回路に基準電圧信号を与える第2のPLL回路よりなり、前記第1のPLL回路の電圧制御発振器の周波数を水晶発振器に同期させると共に、外部から入力されるバースト信号に対して第2のPLL回路により位相を高速に同期し保持するように構成することにより、前記第1のPLL回路の電圧制御発振器の周波数を水晶発振器に同期させると共に、外部から入力されるバースト信号に対して第2のPLL回路により位相を高速に同期し保持するように構成されることにより、高速引き込みを可能とすることができる。

【0112】この場合において、前記第1のPLL回路は、水晶発振器と、該水晶発振器の出力と電圧制御発振器の出力との位相比較を行なう第1の位相比較器(PD1)と、該第1の位相比較器の出力を平滑化する第1のループフィルタと、該第1のループフィルタの出力と、前記第2のPLL回路からの基準電圧信号を受ける電圧加算器と、該電圧加算器の出力に応じた周波数信号を出50

力する電圧制御発振器 (VCO) と、該電圧制御発振器 の出力を分周して前記第1の比較器の一方の入力に与える分周器とにより構成され、前記第2のPLL回路は、前記水晶発振器の出力をその一方の入力に受け、前記バースト信号を他方の入力に受ける第2の位相比較器(PD2)と、該第2の位相比較器の出力を平滑化する第2のループフィルタと、該第2のループフィルタ出力を引き込み制御信号(CONT)によりサンプリングするサンプルホールド回路とにより構成されることにより、前記第1のPLL回路の電圧制御発振器の出力周波数を水晶発振器に同期させると共に、外部から入力されるバースト信号に対して第2のPLL回路により位相を高速に同期し保持するように構成することにより、水晶発振器の安定度で且つ高速の引き込みを可能とするPLL発振回路を実現することができる。

【0113】また、前記第1及び第2の位相比較器はSRフリップフロップにより構成され、前記第1及び第2のループフィルタはCRローパスフィルタにより構成され、前記電圧加算器はオペアンプにより構成され、前記サンプルホールド回路はオペアンプとアナログスイッチとコンデンサを含んで構成されることにより、簡単な回路の組み合わせによりPLL発振器を実現することができる。

【0114】また、前記引き込み制御信号を、バースト信号を分周する回路を用いて、バースト信号の入力と同時に立ち上がるように作成することにより、外部制御回路を使用することなく、PLL発振器を実現することができる。

【0115】また、前記引き込み制御信号を、バースト信号を分周する回路を用いて、バースト信号の入力待ち受け時より立ち上がるように作成することにより、外部制御回路を使用することなく、更に簡単な構成のPLL発振器を実現することができる。

【0116】また、前記電圧加算器にオペアンプと抵抗による加算増幅器を用いるものにおいて、オペアンプの正入力に入力する基準電圧を可変する構成とすることにより、電圧制御発振器(VCO)の周波数偏差による位相誤差を補正することができる。

【0117】前記第1のPLL回路は、水晶発振器と、該水晶発振器の出力と電圧制御発振器の出力との位相比較を行なう第1の位相比較器と、該第1の位相比較器の出力を平滑化する第1のループフィルタと、該第1のループフィルタの出力と、前記第2のPLL回路からの基準電圧信号を受ける電圧加算器と、該電圧加算器の出力に応じた周波数信号を出力する電圧制御発振器と、該電圧制御発振器の出力を分周して前記第1の比較器の一方の入力に与える分周器とにより構成され、前記第2のPLL回路は、前記電圧制御発振器の出力をその一方の入力に受け、前記バースト信号を他方の入力に受ける第2の位相比較器と、該第2の位相比較器の出力を平滑化す

28

る第2のループフィルタと、該第2のループフィルタ出力を第1の引き込み制御信号(CONT1)によりサンプリングするサンプルホールド回路と、その一方が該サンプルホールド回路の出力又は基準電圧発生回路と接続され、他方が前記電圧加算器の一方の入力に接続され、第2の引き込み制御信号(CONT2)により前記サンプルホールド回路又は基準電圧発生回路のいずれか、基準電圧発生回路又はサンプルホールド回路の出力を選択するスイッチとにより構成されることにより、を選択するスイッチとにより構成されることにより、を選択することにより開放を必要とせずに、VCOの周波数偏差による位相誤差を補正することができる。【0118】この場合において、前記基準電圧を発生する回路として、抵抗による分圧回路を用いたことによ

る回路として、抵抗による分圧回路を用いたことにより、簡単な回路の組み合わせにより P L L 発振器を実現することができる。
【0 1 1 9】また、前記第 1 及び第 2 の引き込み制御信

【0119】また、前記第1及び第2の引き込み制御信号を、バースト信号を分周する回路を用いて、バースト信号の入力と同時に立ち上がるように作成することにより、外部制御回路を使用することなくPLL発振器を実 20現することができる。

【0120】また、前記第1及び第2の引き込み制御信号を、バースト信号を分周する回路を用いて、バースト信号の入力待ち受け時より立ち上がるように作成することにより、外部制御回路を使用することなく、更に簡単な構成のPLL発振器を実現することができる。

【0121】また、前記位相比較器を、第1の入力をそのクロック入力に受けるDタイプフリップフロップと、第2の入力を受けて微分し、該Dタイプフリップフロップのクリア入力に与える微分回路とにより構成することにより、SRフリップフロップではなくDタイプフリップフロップを用いることによりPLL発振回路を実現することができる。

【0122】また、前記電圧加算器を、オペアンプと抵抗を用いた差動増幅器で構成し、該差動増幅器の第1の入力に、第1のループフィルタの出力を、第2の入力に第2のPLL回路の制御出力を接続することにより、差動増幅器によりPLL発振回路を実現することができる。

【0123】また、前記電圧加算器を、第1の入力に第 40 1のループフィルタの出力を抵抗を介して、第2の入力に第2のPLL回路の制御出力を抵抗を介して出力側で接続した構成とすることにより、抵抗を用いた簡単な電圧加算器によりPLL発振回路を実現することができる。

【0124】また、前記サンプルホールド回路を、第2のループフィルタの出力を受けてディジタル信号に変換するA/D変換器と、該A/D変換器の出力をコントロール信号によりラッチするラッチ回路と、該ラッチ回路の出力をアナログ信号に変換するD/A変換器とにより

構成することにより、正確で変動の少ないPLL発振回 路を実現することができる。

【0125】また、前記サンプルホールド回路を、第2のループフィルタの出力を受けてディジタル信号に変換するA/D変換器と、該A/D変換器の出力を第1のコントロール信号によりラッチするラッチ回路と、該ラッチ回路の出力又は固定データを受けて何れか一方を第2のコントロール信号によりセレクトするセレクタと、該セレクタの出力をアナログ信号に変換するD/A変換器とにより構成することにより、正確で変動の少ないPLL発振回路を実現することができる。

【0126】また、前記位相比較器を、第1の入力をそのクロック入力に受けるDタイプフリップフロップと、第2の入力を受けて微分し、該Dタイプフリップフロップのクリア入力に与える微分回路とにより構成し、前記サンプルホールド回路を、第2のループフィルタの出力を受けてディジタル信号に変換するA/D変換器と、該A/D変換器の出力をコントロール信号によりラッチするラッチ回路と、該ラッチ回路の出力をアナログ信号に変換するD/A変換器とにより構成することにより、簡略かつ高精度なPLL発振回路を実現することができる。

【0127】また、前記サンプルホールド回路を、抵抗とコンデンサによる積分回路と、該積分回路の出力をコントロール信号によりサンプリングするスイッチと、該スイッチによりサンプリングした信号を保持するコンデンサとにより構成することにより、非常に簡略化したサンプルホールド回路によりPLL発振回路を実現することができる。

【0128】また、前記第1のループフィルタの出力を切り換える時定数回路を、第1の抵抗と、コントロール信号によりオン/オフされるスイッチが直列に接続された第2の抵抗との並列回路と、該並列回路と接続されるコンデンサとで構成することにより、PLL引き込み時には高速の引き込みを行ない、PLLロック後はジッタの少ない安定な動作を行なうPLL発振回路を実現することができる。

【0129】また、前記第1のループフィルタの出力を切り換える時定数回路を、第1の抵抗と第2の抵抗の直列回路と、該第2の抵抗の両端をコントロール信号により短絡するスイッチと、前記直列回路と接続されるコンデンサとで構成することにより、PLL引き込み時には高速の引き込みを行ない、PLLロック後はジッタの少ない安定な動作を行なうPLL発振回路を実現することができる。

【0130】また、前記水晶発振器の出力を1/N分周器を介して第1の位相比較器の一方の入力に入力し、前記電圧制御発振器の出力を1/M分周器を介して第1の位相比較器の他方の入力に入力し、前記水晶発振器の出力を1/N、分周器を介して第2の位相比較器の一方の

入力に入力し、バースト信号を1/M 分周器を介して第2の位相比較器の他方の入力に入力する構成とし、 $N'=n\cdot N$ ,

前記電圧加算器の第1のループフィルタ出力を受ける入力抵抗の抵抗値をR3,前記サンプルホールド回路の出力を受ける入力抵抗の抵抗値をR4とした場合に、 $R4=n\cdot R3$ ,

M=m・M'(但し、M, m, N, n, M', N' は整数)

とすることにより、入力信号のn/m倍の基準クロックを用いて、入力信号のm倍の出力クロック信号を得ることができる。

【0131】また、回路内に含まれる分周器の分周比を 1とすることにより、分周器を直結することにより、入 力信号と基準クロックと出力クロック信号が等しい周波 数の時に、分周器を省略した簡単な回路のPLL発振回 路を実現することができる。

【0132】また、前記水晶発振器の代わりに温度補償型水晶発振器(TCXO)を用いることにより、TCXOを基準にした高い安定度のPLL発振回路を実現することができる。

【0133】更に、前記水晶発振器の代わりに、水晶振動子と抵抗とコンデンサを用いた発振回路を用いることを特徴としている。この発明の構成によれば、水晶振動子による安価な回路によりIC化に適したPLL発振回路を実現することができる。

【0134】このように、本発明によれば高速引き込みを行なうことができる高速同期型水晶発振器を提供することができ、実用上の効果が極めて大きい。

### 【図面の簡単な説明】

【図1】本発明の原理ブロック図である。

【図2】本発明の第1の実施の形態例を示すブロック図である。

【図3】バースト信号に対するPLLの動作と引き込み 制御信号との関係を示す図である。

【図4】第1の実施の形態例の第1のPLL回路のブロック図である。

【図5】VCOの制御電圧と出力周波数の関係を示す図である。

【図6】出力aとbの位相関係を示す図である。

【図7】位相比較器の入力位相差とVCOの制御電圧との関係を示す図である。

【図8】第1の実施の形態例の動作を示すタイムチャートである。

【図9】基準電圧と位相の関係を示す図である。

【図10】第1の実施の形態例の第2のPLL回路のブロック図である。

【図11】第2のPLL回路の動作を示すタイムチャートである。

【図12】第1の実施の形態例の動作を示すタイムチャ 50

ートである。

【図13】第1の実施の形態例の具体的構成例を示す回路図である。

30

【図14】位相比較器1,2の機能説明図である。

【図15】位相比較器1,2の機能説明図である。

【図16】位相変化の説明図である。

【図17】制御信号発生回路の一実施の構成例を示す図である。

【図18】制御信号発生回路の動作を示すタイムチャートである。

【図19】制御信号発生回路の他の具体的構成例を示す 図である。

【図20】制御信号発生回路の他の動作を示すタイムチャートである。

【図21】周波数偏差を補正する電圧加算器の具体的構成例を示す図である。

【図22】本発明の第2の実施の形態例を示すブロック 図である。

【図23】第2の実施の形態例の動作を示すタイムチャ 20 ートである。

【図24】第2の実施の形態例の具体的構成例を示す回 路図である。

【図25】制御信号発生回路の具体的構成例を示す図である。

【図26】制御信号発生回路の動作を示すタイムチャートである。

【図27】制御信号発生回路の他の具体的構成例を示す 図である。

【図28】制御信号発生回路の動作を示すタイムチャー 30 トである。

【図29】位相比較器の他の具体的構成例を示す回路図である。

【図30】位相比較器の動作を示すタイムチャートである

【図31】ディレイ回路の具体的構成例を示す図である。

【図32】電圧加算器の他の構成例を示す図である。

【図33】電圧加算器の他の具体的構成例を示す図である。

10 【図34】サンプルホールド回路の他の構成例を示す図である。

【図35】サンプルホールド回路の他の構成例を示す図である。

【図36】第2の実施の形態例の要部の他の構成例を示すブロック図である。

【図37】制御信号の発生タイミング例を示す図であ る

【図38】サンプルホールド回路の他の構成例を示す図である。

【図39】ループフィルタの時定数切り換え回路の一例

を示す図である。

【図40】CONT3の動作の一例を示すタイムチャートである。

31

【図41】フィルタのカットオフ特性例を示す図であ ス

【図42】ループフィルタの時定数切り換え回路の他の 例を示す図である。

【図43】本発明の第3の実施の形態例の具体的構成例\*

\*を示す回路図である。

【図44】温度補償型水晶発振器を用いた発振回路例を 示す図である。

【図45】水晶発振回路の構成例を示す図である。

【図46】PLL回路の従来構成例を示す図である。 【符号の説明】

100 第1のPLL回路

200 第2のPLL回路


【図1】

【図5】

[図6]


本発明の原理ブロック図

VCOの制御電圧と出力周波数の 出力gとbの位相関係を示す図 関係を示す図




【図3】


バースト信号に対するPLLの動作と引き込み制御信号との関係を示す図



【図2】 本発明の第1の実施の形態例を示す ブロック図



【図4】 第1の実施の形態例の第1のPLL回路の プロック図




【図7】

位相比較器の入力位相差とVCOの制御電圧の関係を示す図

[図8]


### 第1の実施の形態例の動作を示すタイムチャート



【図9】


V<sub>REF</sub> 0
V<sub>PD1</sub> V<sub>CX</sub>
V<sub>CX</sub>-V<sub>X</sub>
V<sub>CX</sub>-V<sub>X</sub>
V<sub>CX</sub>-V<sub>X</sub>
V<sub>CX</sub>-V<sub>X</sub>
D<sub>D-7</sub>(t強 5123,6過程 0-70以盤

基準電圧と位相の関係を示す図




【図10】


第1の実施の形態例の第2のPLL回路の プロック図




【図 1 1 】 第2のPLL回路の動作を示すタイムチャート

【図 1 2 】 第1の実施の形態例の動作を示すタイムチャート





【図15】 位相比較器1.2の機能説明図




Q 平均值
(V) A
VOH
VOL
Q 平均值
(e)

VOH
VOH
VOH
VOH
(f)


【図29】

位相比較器の他の具体的構成例を示す回路図



【図13】 第1の実施の形態例の具体的構成例を示す回路図


【図31】 ディレイ回路の具体的構成例を示す図



位相(4)


【図16】

位相変化の説明図




【図19】 制御倡号発生回路の他の具体的構成例を示す図


2МÆ (b)




【図18】 制御信号発生回路の動作を示すタイムチャート



【図20】 制御信号発生回路の他の動作を示すタイムチャート



【図17】 制御信号発生回路の一実施の構成例を 示す図




【図22】

【図37】

制御信号の発生タイミング例を示す図

# 本発明の第2の実施の形態例を示すプロック図




【図23】

【図25】


[図46]

第2の実施の形態例の動作を示すダイムチャート 制御信号発生回路の具体的構成例を示す図 PLL回路の従来構成例を示す図




制御信号発生回路の動作を示すタイムチャート

制御信号発生回路の動作を示すタイムチャート




【図24】 第2の実施の形態例の具体的構成例を示す回路図




【図27】

### 制御信号発生回路の他の具体的構成例を示す図




【図34】

### サンプルホールド回路の他の構成例を示す図




【図38】

## サンプルホールド回路の他の構成例を示す図




## 【図33】

### 電圧加算器の他の具体的構成例を示す図




### サンプルホールド回路の他の構成例を示す図




【図39】

### ループフィルタの時 定数 切り換え回路の一例を示す図




【図36】

# 第2の実施の形態例の要部の他の構成例を示すプロック図




【図40】

### CONT3の動作の一例を示すタイムチャート



【図42】

### ループフィルタの時 定数 切り換え回路の他の例を示す図




## [図44]

### 温度補償型水晶発振器を用いた発振回路例 を示す図



【図43】 本発明の第3の実施の形態例の具体的構成例を示す回路図



THIS PAGE BLANK (USPIG,